Введение

Актуальность

С момента официальной публикации спецификации Universal Serial Bus в 1996 году интерфейс прошёл несколько этапов развития, каждый из которых сопровождался увеличением тактовой частоты, внедрением новых схем кодирования и расширением функциональности питания. Первоначальная версия 1.0 предусматривала два режима: Low‑Speed с пропускной способностью 1,5 Мбит/с и Full‑Speed с 12 Мбит/с для более сложных устройств, однако узкая полоса и требования к длине кабеля ограничивали массовое применение. Переломным стал 2000 год, когда была выпущена спецификация USB 2.0, которая ввела третий режим High‑Speed, обеспечивающий скорость 480 Мбит/с при сохранении обратной совместимости по разъёмам. На физическом уровне High‑Speed использует полудуплексную передачу по одной дифференциальной паре D+ и D‑ с кодированием NRZI и битстаффингом, тактовая частота сигнала составляет 480 МГц. Длина сегмента кабеля без применения активных повторителей ограничена 5 метрами, что обусловлено временем распространения сигнала и требованиями к целостности фронтов при данной тактовой частоте.

Несмотря на появление в последующие годы стандартов USB 3.0, 3.1, 3.2 и USB4, которые предложили скорости от 5 до 40 Гбит/с за счёт дополнительных дифференциальных пар с независимыми каналами приёма и передачи, более сложных схем кодирования (8b/10b, 128b/132b) и активного восстановления тактовой частоты, USB 2.0 не только не был вытеснен, но и продолжает доминировать в значительном сегменте применений. Причины этого явления лежат в объективных инженерных компромиссах: реализация физического уровня USB 2.0 требует минимального числа внешних компонентов, менее критична к качеству печатной платы и экранированию, что существенно снижает себестоимость как конечных устройств, так и кабельной продукции.

Для подавляющего большинства периферийных узлов – устройств ввода (HID), аудиоинтерфейсов с частотой дискретизации до 192 кГц, последовательных адаптеров UART, принтеров, промышленных датчиков и управляющих контроллеров – реальной пропускной способности 35 - 40 Мбайт/с более чем достаточно, а определяющим фактором становятся детерминированные задержки и стабильность соединения, которые в полудуплексном протоколе достигаются проще, чем в многоканальных высокоскоростных системах. Более низкая частота переключений и меньшая крутизна фронтов сигналов D+/D‑ обеспечивают устойчивость к отражениям, упрощая маршрутизацию многослойных плат и сокращая затраты на сертификацию по электромагнитной совместимости, тогда как высокоскоростные линии USB 3.x требуют строгого контроля дифференциального импеданса и минимальной длины неэкранированных участков. Важно подчеркнуть, что современные разъёмы типа USB‑C и порты, поддерживающие USB4 или Thunderbolt, сохраняют контакты D+ и D‑ как отдельный выделенный канал, который используется на начальном этапе подключения для обнаружения устройства, согласования режима работы (включая переговоры по профилям питания USB Power Delivery) и передачи управляющих команд, прежде чем осуществится переключение на высокоскоростные пары. Благодаря этому устройства, спроектированные исключительно для USB 2.0, без каких‑либо изменений работают в новых портах, что обеспечивает непрерывную обратную совместимость и позволяет производителям не пересматривать схемотехнику для устаревших, но всё ещё востребованных классов изделий.

Сохранение позиций USB 2.0 в современной электронике объясняется не отсутствием желания переходить на новые технологии, а инженерным расчётом: для задач, не требующих постоянной передачи потоков большого объёма преимущества более скоростных версий, оказываются избыточными, а их внедрение влечёт неоправданное повышение стоимости и усложнение разработки. USB 2.0 остаётся эталонным примером эффективного баланса между достигаемой пропускной способностью, технологической простотой реализации, надёжностью в эксплуатации и низкой стоимостью массового производства – именно этот баланс, заложенный в спецификацию четверть века назад, продолжает делать стандарт универсальным решением для широкой периферии и гарантирует его присутствие на рынке ещё на многие годы, вплоть до того момента, пока себестоимость высокоскоростных альтернатив не снизится до сопоставимого уровня, а требования к полосе для рядовых устройств возрастут настолько, что существующий запас по скорости перестанет быть достаточным.

В Таблице 1 приведены все существующие версии стандарта USB на 2025 год.

Таблица 1 – Разновидности технологии USB

Архитектура физического слоя трансивера USB 2.0

Предлагаемый трансивер имеет три основных блока: аналоговый блок внешнего интерфейса (analog front-end block), блок восстановления тактовой частоты и данных (CDR block) и общий блок цифровой логики (shared digital logic block). Аналоговый блок состоит из выходных передатчиков и входных приемников, двух детекторов состояния линии и детектора, огибающей сигнала передачи (transmission envelope detector). Как показано на рисунке 1, для задач сигнализации данных 480 Мбит/с и 12 Мбит/с используются отдельные выходные передатчики и входные приемники соответственно. Блок генерации смещения (bias generation block) подает опорные напряжения на аналоговый фронт-энд. Блок CDR состоит из HSCDR (Восстановление тактовой частоты и данных для высокой скорости – 480 Мбит/с), за которым следует буфер синхронизации (elastic buffer), и FSCDR (Восстановление тактовой частоты и данных для полной скорости – 12 Мбит/с). Схема HSCDR генерирует тактовый сигнал 480 МГц для общего блока цифровой логики из выходного сигнала внешнего кварцевого генератора 12 МГц. HSCDR и FSCDR используются для извлечения временной информации из входящего потока данных, который синхронизирован с тактовой частотой передатчика, а следующий за ним буфер синхронизации компенсирует разницу частот между тактовой частотой передатчика (USB хост) и тактовой частотой приемника (USB устройство).

Рисунок 1 – Физический слой трансивера USB 2.0

Объектом исследования являются три блока: hsdrv, hsrcv, HSCDR.

TX USB 2.0

Ввиду отсутствия приемлемых схемотехнических реализаций в рамках стандарта USB, исследовательский анализ был смещён на рассмотрение и модификацию интерфейса LVDS. При этом разрабатываемые схемы, представленные в данной работе, соответствуют проектным нормам, заимствованным из стандарта USB.

Рассматриваемый передатчик работает как источник тока с переключаемой полярностью. Выходное дифференциальное напряжение образуется за счет двух буферов, работающих в ключевом режиме, изображенных на рисунке 2. Необходимая амплитуда сигнала в 400 мВ ограничивается за счет токовых зеркал со стороны источника питания и общей шины. Предлагаемая схема передатчика, представлена на рисунке X

Рисунок 2 – Буферы, работающие в ключевом режиме

Данная схема показывает потребление тока 10 мА при напряжении питания 3,3 В.

Входные сигналы IN_P и IN_N представляют собой пару противофазных сигналов.

Основной принцип работы схемы: когда транзисторы М16 и М19 в активном режиме, транзисторы М17 и М18 в отсечке – разность напряжений между выходами составляет около 400 мВ.

Рисунок 3 – Моделирование схемы передатчика

На рисунке 3 изображены результаты моделирования. Продемонстрированы характеристики (сверху вниз) входного сигнала, сигнала передатчика (TX) и с выхода кабеля. Была достигнута необходимая амплитуда 0,4 В. Так же на нижнем рисунке изображен график с выхода приемника, работающего в одной цепи с передатчиком.

Для схемы передатчика было выполнено 2 моделирования: с вариацией температуры, а также моделирование по «корнерам» на рабочей частоте 480 МГц. За минимальное значение температуры было взято -40°C, при нормальных условиях 27°C, и за максимальное – 85°C. Для анализа влияния разброса параметров технологии рассматривались крайние случаи отклонения – уход параметров «ff», когда NMOS- и PMOS-транзисторы быстрые, «ss», когда NMOS- и PMOS-транзисторы медленные, «fnsp», когда NMOS- транзисторы быстрые, а PMOS-транзисторы медленные, «snfp», когда NMOS- транзисторы медленные, а PMOS-транзисторы быстрые.

Предметами исследования являлись: Амплитуда выходного сигнала кабеля, размах выходного сигнала передатчика, шум на выходе.

Сравнение проводится с номинальными параметрами «tt» и рабочей температурой 27°C. Допустимое отклонение составляет 10%.

Результаты моделирования приведены в таблице 2

Таблица 2 – Разброс технологических параметров. «Корнеры»

RX USB 2.0

Входной дифференциальный сигнал напряжения детектируется триггером Шмитта Q1–Q6.

В рассматриваемой схеме джиттер определяется как временная разность между переходом данных и соответствующим событием опорного тактового сигнала. Джиттер на приёмнике обусловлен суммарным джиттером тракта передачи, который возникает как при тактировании данных, так и в каждом элементе тракта. При этом приёмник должен восстанавливать данные, иначе возникают ошибки.

На входы IN_P и IN_N подается дифференциальный сигнал.

На рисунке 4 изображен блок, увеличивающий значения подаваемого тока для схемы приемника с 5 мкА до 100 мкА. Данное увеличение достигается за счет использования токовых зеркал.

Рисунок 4 – Блок питания для схемы приемника

На рисунке 5 изображена выходная характеристика, снятая с выходов RX_OUT_N_2 и RX_OUT_P_2.

Рисунок 5 – Моделирование схемы приемника

На выходе можно наблюдать дифференциальный сигнал, удовлетворяющий необходимому условию скважности сигнала в 50%. Джиттер равен примерно 6,5 пс.

На рисунке 6 изображен полученный график анализа по шуму.

Рисунок 6 – Анализ по шуму

Для данной схемы рассматривался шум в полосе частот до 10 ГГц. На рабочей частоте приемника уровень шума составляет примерно 9 нВ/Гц.

Также, для рассмотрения работы данной схемы было выполнено моделирование при разных условиях температуры и по корнерам: за минимальное значение температуры было взято -40°C, при нормальных условиях 27°C, и за максимальное – 85°C. Для анализа влияния разброса параметров технологии рассматривались крайние случаи отклонения – уход параметров «ff», когда NMOS- и PMOS-транзисторы быстрые, «ss», когда NMOS- и PMOS-транзисторы медленные, «fnsp», когда NMOS- транзисторы быстрые, а PMOS-транзисторы медленные, «snfp», когда NMOS- транзисторы медленные, а PMOS-транзисторы быстрые.

Предметом исследования являлась скважность приемного буфера при эталонном значении 50%.

Все полученные отклонения значения скважности были объединены в таблицу 3.

Таблица 3 – Отклонение показателя скважности при моделировании по корнерам